台積電採用矩形基板技術 飛躍提升晶片產產能和效能

台積電新技術採用矩形基板，有望大幅降低成本並提高效率

台積電正在研究一種新型先進封裝技術，該技術使用矩形基板代替傳統的圓形晶圓，有助於提升晶片產能並降低生產成本。

新聞摘要：

• 台積電採用矩形基板技術，可大幅增加晶片產量。
• 矩形基板尺寸為 510×515 毫米，可用面積是傳統晶圓的三倍多。
• 台積電的先進封裝技術，可提升晶片效能和降低成本。
• 目前研究仍處於早期階段，有待克服技術瓶頸。

據日經亞洲報導，台積電正在測試新型封裝技術，改用矩形基板以提高晶片產量。消息人士透露，該矩形基板的尺寸為 510×515 毫米，相較於傳統晶圓，其可利用面積提高了三倍之多。由於矩形基板的邊緣未使用面積更少，這意味著每片基板可以切割出更多的晶片，進而降低生產成本。

然而，此項技術目前仍處於早期研究階段。矩形基板的封裝需塗覆光阻劑，而這是當前的一個技術難點，需要台積電這類財力雄厚的晶圓代工商推動設備製造商改變設計。

先進封裝技術在晶片製造中的重要性與日俱增。雖然過去封裝被認為是技術含量較低的一環，但隨著製程微縮效能提升逐漸遞減，採用先進封裝技術連結小晶片，提高效能，已成為保持半導體進步的重要方法。例如，輝達（NVIDIA）運用的 H200 或 B200 晶片，如單純向改善製程著手，其效能提升將非常有限。

以輝達的 B200 晶片為例，透過台積電的先進晶片封裝技術 CoWoS，能將兩個 Blackwell 圖形處理單元結合，並與八個高頻寬記憶體（HBM）連接，以達到快速數據傳輸與加速運算效能的目的。

目前，台積電為輝達、AMD、亞馬遜和 Google 生產 AI 晶片，採用的是基於 12 吋矽晶圓的先進晶片堆疊封裝技術。市場分析人士指出，一片 12 吋晶圓大約可以切割出 16 套 B200 晶片。如果 H200 和 H100 晶片，則可約切割出 29 套。台積電表示，會持續密切關注先進封裝技術的發展，例如面板級封裝。

延伸閱讀：
輝達市值超越微軟，成為美股市值最大公司！
【興櫃】康霈* 現金增資 30.4 億將開發新藥，航海王也來買！